Le core MiSTer FPGA de Hyper Duel passe en version 1.1 et ajoute Magical Error wo Sagase

Sorti le 19 juillet 2026, le core MiSTer FPGA consacré au shoot'em up mecha Hyper Duel (Technosoft/Taito, 1993) proposait déjà une reproduction fidèle de la borne d'arcade originale : puce vidéo Imagetek I4220 réimplémentée en SystemVerilog, deux processeurs Motorola 68000 cycle-accurate cadencés à 10 MHz, gestion complète des interruptions raster sur les 261 lignes de balayage, horloge audio OKI M6295 calibrée avec précision et puce Yamaha YM2151 pour la musique. Le tout avec support du deux joueurs, réglages ajustables et sauvegarde automatique des meilleurs scores.

Quelques jours plus tard, le développeur publie déjà la version 1.1 du core, à télécharger directement sur GitHub, qui ajoute la prise en charge de Magical Error wo Sagase (Technosoft/Jaleco, 1994), un second jeu tournant sur la même architecture matérielle à double 68000 et puce Imagetek I4220. Pour l'installer, les utilisateurs peuvent suivre le wiki officiel du MiSTer, qui détaille la marche à suivre pour ajouter un nouveau core à sa configuration.

Un rare exemple de mutualisation matérielle en arcade

Hyper Duel et Magical Error wo Sagase partagent en réalité un support d'arcade quasi identique, une pratique courante à l'époque pour réduire les coûts de développement. Selon la description de la mise à jour, la nouvelle version conserve « la même puce vidéo vérifiée, la même fenêtre d'affichage CRTC et le même moteur de rendu que Hyper Duel v1.0 », ce qui confirme la parenté technique entre les deux titres et permet au core de rester d'une précision comparable pour ce second jeu.

Source : GenerationAmiga